Bewise Inc. www.tool-tool.com Reference source from the internet.
何謂薄膜沈積
在 機械工業、電子工業或半導體工業領域,為了對所使用的材料賦與某種 特性在材料表面上以各種方法形成被膜(一層薄膜),而加以使用,假如此被膜經由原子層的過程所形成時,一般將此等薄膜沈積稱為蒸鍍(蒸著)處理。採用蒸鍍 處理時,以原子或分子的層次控制蒸鍍粒子使其形成被膜,因此可以得到以熱平衡狀態無法得到的具有特殊構造及功能的被膜。
薄膜沈積是目前最流行的表面處理法之一,可應用於裝飾品、餐具、刀具、工具、模具、半導體元件等之表面處理,泛指在各種金屬材料、超硬合金、陶瓷材料及晶圓基板的表面上,成長一層同質或異質材料薄膜的製程,以期獲得美觀耐磨、耐熱、耐蝕等特性。
薄膜沈積依據沈積過程中,是否含有化學反應的機制,可以區分為物理氣相沈積(Physical Vapor Deposition,簡稱PVD)通常稱為物理蒸鍍及化學氣相沈積(Chemical Vapor Deposition,簡稱CVD)通常稱為化學蒸鍍。
隨著沈積技術及沈積參數差異,所沈積薄膜的結構可能是『單晶』、『多晶』、或『非結晶』的結構。單晶薄膜的沈積在積體電路製程中特別重要,稱為是『磊晶』(epitaxy)。相較於晶圓基板,磊晶成長的半導體薄膜的優點主要有:可以在沈積過程中直接摻雜施體或受體,因此可以精確控制薄膜中的『摻質分佈』(dopant profile),而且不包含氧與碳等雜質。
8-2 薄膜沈積機制
薄膜的成長是一連串複雜的過程所構成的。圖(一)為薄膜成長機制的說明圖。圖中首先到達基板的原子必須將縱向動量發散,原子才能『吸附』(adsorption)在基板上。這些原子會在基板表面發生形成薄膜所須要的化學反應。所形成的薄膜構成原子會在基板表面作擴散運動,這個現象稱為吸附原子的『表面遷徙』(surface migration)。當原子彼此相互碰撞時會結合而形成原子團過程,稱為『成核』(nucleation)。
原子團必須達到一定的大小之後,才能持續不斷穩定成長。因此小原子團會傾向彼此聚合以形成一較大的原子團,以調降整體能量。原子團的不斷成長會形成『核島』(island)。核島之間的縫隙須要填補原子才能使核島彼此接合而形成整個連續的薄膜。而無法與基板鍵結的原子則會由基板表面脫離而成為自由原子,這個步驟稱為原子的『吸解』(desorption)。PVD與CVD的差別在於:PVD的吸附與吸解是物理性的吸附與吸解作用,而CVD的吸附與吸解則是化學性的吸附與吸解反應。
圖(一) 薄膜沈積機制的說明圖
8-3 物理氣相沈積(物理蒸鍍)(PVD)
PVD顧名思義是以物理機制來進行薄膜湚積而不涉及化學反應的製程技術,所謂物理機制是物質的相變化現象,如蒸鍍(Evaporation),蒸鍍源由固態轉化為氣態濺鍍(Sputtering),蒸鍍源則由氣態轉化為電漿態。
PVD法係以真空、測射、離子化、或離子束等法使純金屬揮發,與碳化氫、氮氣等氣體作用,在加熱至400~600℃(1~3小時)的工件表面上,蒸鍍碳化物、氮化物、氧化物、硼化物等1~10μm厚 之微細粒狀晶薄膜,因其蒸鍍溫度較低,結合性稍差(無擴散結合作用),且背對金屬蒸發源之工件陰部會產生蒸鍍不良現象。其優點為蒸鍍溫度較低,適用於經淬 火-高溫回火之工、模具。若以回火溫度以下之低溫蒸鍍,其變形量極微,可維持高精密度,蒸鍍後不須再加工。表(一)為各種PVD法的比較。
PVD蒸鍍法 |
真空蒸鍍 |
濺射蒸鍍 |
離子蒸鍍 |
|
粒子生成機構 |
熱能 |
動能 |
熱能 |
|
膜生成速率 |
可提高 (<75μm/min) |
純金屬以外很低 (Cu:1μm/min) |
可提高 (<25μm/min) |
|
粒子 |
原子、離子 |
原子、離子 |
原子、離子 |
|
蒸鍍均勻性 |
複雜形狀 |
若無氣體攪拌就不佳 |
良好,但膜厚分佈不均 |
良好,但膜厚分佈不均 |
小盲孔 |
不佳 |
不佳 |
不佳 |
|
蒸鍍金屬 |
可 |
可 |
可 |
|
蒸鍍合金 |
可 |
可 |
可 |
|
蒸鍍耐熱化合物 |
可 |
可 |
可 |
|
粒子能量 |
很低0.1~0.5eV |
可提高1~100eV |
可提高1~100Ev |
|
惰性氣體離子衝擊 |
通常不可以 |
可,或依形狀不可 |
可 |
|
表面與層間的混合 |
通常無 |
可 |
可 |
|
加熱(外加熱) |
可,通常有 |
通常無 |
可,或無 |
|
蒸鍍速率10-9m/sec |
1.67~1250 |
0.17~16.7 |
0.50~833 |
表一 三種PVD法之比較
物理氣相沈積(Physical Vapor Deposition,PVD)是今日在半導體製程中,被廣泛運用於金屬鍍膜的技術。以現今之金屬化製程而言:舉凡Ti、TiW等所謂的反擴散層(Barrier Layer),或是黏合層(Glue Layer);Al之栓塞(plug)及導線(Interconnects)連接,以及高溫金屬如Wsi、W、Co等,都使用物理氣相沈積法來完成。雖然小尺寸的金屬沈積以化學氣相沈積為佳,但物理氣相沈積法可說在半導體製程上,仍扮演著舉足輕重的角色。
一般來說,物理氣相沈積法可包含下列三種不同之技術:
(一) 蒸鍍(Evaporation)
(二) 分子束磊晶成長(Molecular Beam Epitaxy,MBE)
(三) 濺鍍(Sputter)
表 (二)為此三種方法之比較。由於濺鍍可以同時達成極佳的沈積效率、大尺寸的沈積厚度控制、精確的成份控制及較底的製造成本。所以濺鍍是現今為矽基半導體工 業所唯一採用的方式,而且相信在可預見的將來,濺鍍也不易被取代。至於蒸鍍及分子束磊晶成長之應用,現在大約皆集中於實驗室級設備,或是化合物半導體工業 中。
性質 方法 |
沈積速率 |
大尺寸厚度控制 |
精確成份控制 |
可沈積材料之選用 |
整體製造成本(COO) |
蒸鍍(Evaporation) |
極慢 |
差 |
差 |
少 |
差 |
分子束磊晶成長(MBE) |
極慢 |
差 |
優秀 |
少 |
差 |
濺鍍(Sputter) |
佳 |
佳 |
佳 |
多 |
優秀 |
表二 三種物理氣相沈積法之比較
由於濺鍍本身受到濺射原子多元散射方向的影響,不易得到在接觸洞連續且均勻覆蓋(Conformal)的金屬膜,進而影響鎮洞(Hole Filling)或栓塞(Plug-In)的能力;因此,現在濺鍍技術的重點,莫不著重於改進填洞時之階梯覆蓋率(Step Coverage),以增加Ti/TiN反擴散層/黏合層/濕潤層(wetting Layer)等之厚度,或是發展鋁栓塞(Al-plug)及平坦化製程(Planarization),以改善元件之電磁特性,並簡化製造流程,降低成本等。
8-3-1 蒸鍍(Evaporation)原理
蒸鍍是在高真空狀況下,將所要蒸鍍的材料利用電阻或電子束加熱達到熔化溫度,使原子蒸發,到達並附著在基板表面上的一種鍍膜技術。
在蒸鍍過程中,基板溫度對蒸鍍薄膜的性質會有很重要的影響。通常基板也須要適當加熱,使得蒸鍍原子具有足夠的能量,可以在基板表面自由移動,如此才能形成均勻的薄膜。基板加熱至150℃以上時,可以使沈積膜與基板間形成良好的鍵結而不致剝落。
8-3-2 濺鍍的原理
電漿(Plasma)是一種遭受部份離子化的氣體(Partially lonized Gases)。藉著
在兩個相對應的金屬電極板(Electrodes)上施以電壓,假如電極板間的氣體分子濃度在某一特定的區間,電極板表面因離子轟擊(Ion Bombardment)所產生的二次電子(Secondary Electrons),在電極板所提供的電場下,將獲得足夠的能量,而與電極板間的氣體分子因撞擊而進行所謂的”解離(Dissociation)”,”離子化(Ionization)”,及”激發(Excitation)”等反應,而產生離子、原子、原子團(Radicals),及更多的電子,以維持電漿內各粒子間的濃度平衡。(詳見表三)
1.分子分解 (Molecular Dissociation) e-+A2→A+A+e- |
2.原子電離 (Atomic Ionization) e-+A→A++2e- |
3.分子電離 (Molecular Dissociation) e-+A2→A2++2e- |
4.原子激發 (Atomic Excitation) e-+A→A*+e- |
5.分子激發 (Molecular Excitation) e-+A2→A2*+e- |
表三 二次電子與氣體分子之撞擊狀況
圖(一)顯示一個DC電漿的陰極電板遭受離子轟擊的情形。脫離電將的帶正電荷離子,在暗區的電場加速下,將獲得極高的能量。當離子與陰電極產生轟擊之後,基於動量轉換(Momentum Transfer)的原理,離子轟擊除了會產生二次電子以外,還會把電極板表面的原子給”打擊”出來,這個動作,我們稱之為”濺擊(Sputtering)”
這些被擊出的電極板原子將進入電漿裡,然後利用諸如擴散(Diffusion)等的方式,最後傳遞到晶片的表面,並因而沈積。這種利用電漿獨特的雕子轟擊,以動量轉換的原理,在氣相中(Gas Phase)製備沈積元素以便進行薄膜沈積的PVD技術,稱之為”測鍍(sputtering Deposition)。”基於以上的模型,測鍍的沈積機構,大致上可以區分為以下幾個步驟:
(1) 電漿內所產生的部份離子,將脫離電漿並往陰極板移動。
(2) 經加速的離子將轟撞(Bombard)在陰電極板的表面除產生二次電子外,且因此而擊出電極板原子。
(3) 被擊出的電極板原子將進入電漿內,且最後傳遞到另一個放置有晶片的電極板的表面。
(4) 這些被吸附(Adsorded)在晶片表面的吸附原子(Adatoms),將進行薄膜的沈積。
圖(二) 顯示一只電漿產生品的基本結構,及離子濺擊
8-3-3 離子化金屬電漿(Ionized Metal Plasma,簡稱IMA)
IMP技術,應用了較一般金屬測鍍高上10-100倍的電漿密度。自1996
年由Applied Materials公司推出後,立即受到廣泛的注意。
IMP的基本示意圖,如圖(二)所示,這其中包含了一組傳統的磁式直流電源(Magnetion DC Power),以及另一組無線電頻率之交流電(RF Power)。由Magnetion DC Power產生的電漿,用以將靶極上的金屬原子濺射出來。當這些金屬原子行經濺鍍室中的空間時,若通入較高的製程氣壓,則這些金屬原子便有大幅的機會,與氣體產生大量碰撞,因而首先被”熱激化”(Thermally Activated);若與此同時,施與RF power之電磁震盪,因此加速這些金屬與氣體及電子間的碰撞,則便有大量的濺鍍金屬可被”離子化”(Ionized),而不再如傳統濺鍍的是中性原子,也因此IMP電漿密度會較一般濺鍍為高,大約是在1011至1012cm-3之間。這些離子化的濺鍍金屬,會因在晶圓台座上,所自然因電漿而形成之自生負偏壓(Self-Bias),而被直線加速往晶圓表面前進。如此一來,便可獲致方向性極佳的原子流量(換句話說,極優異的底部覆蓋率),與不錯的沈積速率。此外,我們亦可在晶圓台座上選擇性地裝上另一組RF偏壓,以期達到更佳的底部覆蓋率,並且更可藉此改變沈積薄膜的晶體結構。
圖(三) IMP示意圖
如上所述,濺鍍金屬被離子化的機率,取決於其停留在電漿中的時間。若停留時間愈長,則其被熱淚化與離子化的機率也愈大。通常由靶極被濺射下來的金屬原子,都帶有極高的能量(-1到10eV)與極高的速度。這些高速原子在電漿中停留時間極短,便會到達晶圓表面,而無法被有效的離子化。因此IMP必須藉金屬原子與氣體之有效碰撞,來減慢其速度,以增長其停留時間。也因此,IMP必須在較高的壓力下操作(~>10mtorr),以便先增加金屬與氣體碰撞的機會。
與傳統濺鍍相比,IMP有較低及更均勻分佈的電阻值,同時IMP亦可以沈積較少之厚度,仍可達到所需的底部覆蓋厚度。如此一來,不僅可直接減少金屬沈積的成本,更因沈積時間亦得以縮短,整體的晶片產能率(Throughput),將得以提高,所以製造成本(Cost of Owner ship , COO)將遠較傳統濺鍍為低。正因IMP的眾多優點,它已被眾多半導體公司寄予厚望,認為是可以運用於0.25μm以下世代的革命性製程。
8-3-4 未來PVD的發展趨勢
(1) 將PVD與CVD整合在同一系統上
隨著元件的尺寸繼續縮小,傳統的濺鍍方法已無法勝任小於0.25μm的製程。前述的IMP,則可以提供一合適的新製程,以應用於下一代製程的需求。然而由於現今IMP TiN製程尚未完全成熟,而嘗試利用IMP來沈積Al,則可能會因IMP的電漿溫度,接近Al的熔點,而有無法運用之憾。為了解決此一難題,相信CVD TiN以及CVD Al將會有極大的可能,與IMP同時應用,而形成一完整的PVD/CVD整合系統。舉例來說,T